欢迎访问 启闳半导体科技(江苏)有限公司 官网!

启闳半导体科技(江苏)有限公司

专业的半导体机台服务应用公司

范围:Lam 9400、9600、4520、2300——
AMAT P500, DPS, centura, endura——

全国服务热线 0519-68910861
当前位置:首页 > 新闻中心 > 交流学习
新闻中心
联系我们
启闳半导体科技(江苏)有限公司
联系人:William
电 话:+86-0519-68910861
传 真:+86-0519-68910862
Q Q  :  799866005
邮 箱:Service@zzstt.com.cn
地 址:溧阳市溧城街道育才南路2号楼中间5层东侧
网 址:www.zzstt.com.cn

交流学习

低功耗测试

信息来源:整理综合自《集成电路产业全书》 | 发布日期: 2022-05-04 | 浏览量:
关键词:低功耗测试

随着芯片集成度的不断增加,芯片的功能越来越复杂,芯片测试的数据量和测试时间都快速增加,且芯片在测试时的功耗远大于工作模式时的功耗,因此会导致芯片过热,引起测试错误、可靠性降低和成品率降低等问题,更严重的甚至会烧毁器件,因此低功耗测试技术引起了人们的广泛重视。


降低被测芯片测试功耗的方法主要有如下3种。


(1)低功耗自动测试向量生成(ATPG) 方法:其核心思想是开发可最小化开关活动性的测试向量,大幅降低测试功耗,而不对面积或电路时序产生影响。目前,基于ATPG的低功耗测试向量产生方法主要包括低功耗X填充(X-Flling)、测试向量排序和低功耗向量产生机理等。


(2)基于扫描设计的低功耗测试方法:主要包括4种方法。第1种是针对全扫描电路设置输入控制模块,减少或消除电路组合部分的开关活动;第2种是扫描路径分割(Segmentation), 对于扫描路径的分割能够显著降低测试功耗而增加测试的时间;第3种是L. Whetsel 提出的扫描电路转换,通过增加一一个自适应电路,阻隔来自测试仪的扫描控制输出,并将其转換成独立的扫描控制,输出到每个新的扫描路径;第4种是对时钟结构进行改进,如R. Sankaralingam 等人提出的拥有多条扫描链的全扫描电路,Bonhomme 等人提出的一种基于门控时钟的扫描路径和时钟树馈入的扫描路径的技术。


(3)低功耗测试数据压缩方法:这种方法需要同时减少扫描功耗和测试过程中的测试数据量。目前,基于扫描测试的数据压缩方法主要有三类,即基于线性解压缩的测试数据压缩方法、基于广播扫描测试数据的测试数据压缩方法和基于编码压缩的测试数据压缩方法。



相关文章
相关产品
  • CABLE HARNESS MFC CHAMBER C
    CABLE HARNESS MFC CHAMBER C
  • CABLE HARNESS MFC CHAMBER B
    CABLE HARNESS MFC CHAMBER B
  • CABLE HARNESS MFC CHAMBER A
    CABLE HARNESS MFC CHAMBER A
  • CABLE ASSY RF MATCH Wxz
    CABLE ASSY RF MATCH Wxz
  • CABLE ASSY SERIPLEX COMM CH C
    CABLE ASSY SERIPLEX COMM CH C
  • CABLE ASSY SERIPLEX COMM CH B
    CABLE ASSY SERIPLEX COMM CH B
  • CABLE ASSY TC GAUGE CENTURA
    CABLE ASSY TC GAUGE CENTURA
  • CABLE HARNESS MFC CHAMBER D
    CABLE HARNESS MFC CHAMBER D
Top